記憶體模型與原子操作練習題 (Practice - Memory Model and Atomics)

不可行。相鄰位元欄位屬於同一個記憶體位置,同時寫入即使各有 mutex 仍是對同一位置的無序併發寫 → 資料競爭 → 未定義行為。解法:在兩者之間插入寬度 0 的未命名位元欄位(int :0;),強制下一欄位對齊到新邊界,把它們切成兩個記憶體位置。

後果:資料競爭 → 未定義行為(C++ 的黑洞,整個程式行為不可預測)。改用原子型別後:每次存取不可分割、行為回到有定義的範圍,且該變數有全體一致的修改順序——這是解決的部分。沒解決的是:競爭本身仍在,哪個執行緒先存取依然未指定;要控制先後,還需要記憶體順序/同步建立 happens-before。

std::atomic_flag(唯一保證無鎖,連 is_lock_free() 都不提供)。必須以 ATOMIC_FLAG_INIT 初始化,初始一律為「清除」狀態。僅支援:test_and_set()(RMW:設置並回傳舊值)與 clear()(store 操作,不可用 acquire/acq_rel 語義)。限制:沒有非修改查詢(不能單純讀值),連普通布林旗標都當不了 → 只適合當建構元件(如自旋鎖),一般用途改用 std::atomic<bool>。

這是偽失敗 (spurious failure):在缺少單條 CAS 指令的平台上,時序因素(如執行緒中途被切換)可使值相等仍失敗,因此 weak 必須搭配迴圈。compare_exchange_strong() 內部含迴圈,回傳 false 必定因值不相等。選擇:本來就要寫迴圈或存值便宜 → weak;desired 計算昂貴、不想重算 → strong。另注意:失敗序不能是 release/acq_rel(失敗不發生存儲)。

順序一致:memory_order_seq_cst(預設,全局總順序);獲取-釋放:memory_order_consume、memory_order_acquire、memory_order_release、memory_order_acq_rel(成對同步);自由:memory_order_relaxed(僅單一變數修改順序)。C++17 明確不建議 memory_order_consume(只同步資料依賴鏈,編譯器實務上當 acquire 處理)——一律改用 acquire。

release store(標記 release/acq_rel/seq_cst)之後,同一原子變數上接連的 RMW 操作鏈構成釋放序列;鏈上 RMW 可來自任意執行緒、用任意記憶體順序(甚至 relaxed)。acquire(或 consume/seq_cst)載入只要讀到鏈上任一操作寫入的值,就與最初的 release store 同步發生(而非只與寫入該值的那個操作)。

lockmemory_order_release;。原理:持鎖者的修改序前於 unlock;unlock 的 release 與下一個 lock 成功的 test_and_set 的 acquire 同步發生;再由序前接到後續存取 → 修改 happens-before 下一個持鎖者的讀寫,非原子資料因此無資料競爭。這也是所有 mutex 的通用原理:lock = acquire、unlock = release。

在 A 的兩個 store 之間插入 std::atomic_thread_fencememory_order_release);在 B 的 load y 迴圈之後、load x 之前插入 std::atomic_thread_fence(std::memory_order_acquire)。當 B 讀到「release 柵欄之後的 store」寫入的值,兩柵欄同步發生 → store x happens-before load x。位置要求:同步點是柵欄本身——release 柵欄若放在兩個 store 之前即無效。此模式對非原子的 x 也成立(y 必須保持原子。

seq_cst:所有操作構成單一全局總順序,store x 與 store y 必有先後;若執行緒 3 看到 yfalse,代表 store x 全局在前,則執行緒 4(已等到 ytrue)必看到 xtrue → z ≥ 1。acquire-release:同步只在「同一變數的 release/acquire 對」之間成對成立,x 與 y 之間沒有全局順序,執行緒 3、4 可看到相反的寫入順序(各活在自己的世界)→ 兩者都讀到 false、z0 合法。成本:seq_cst 需跨處理器全局同步,最昂貴;acquire-release 在 x86/x86-64 幾乎免費,是「夠用就好」的折衷。

fetch_sub 是 RMW,延續了以 store(release) 為頭的釋放序列;acquire 載入讀到鏈上任一值(20 或 19)都與最初的 store 同步 → 生產者寫 queue_data happens-before 每個消費者的讀取,即使兩消費者互相之間沒有同步。若無此規則:第一個 fetch_sub 與生產者同步,但第二個只與第一個消費者的寫入「接上」而無先行關係 → 讀資料不安全;補救是讓每個 fetch_sub 帶 release(即 acq_rel)語義,代價是在消費者之間建立不必要的成對同步,徒增開銷。釋放序列正是為了免除這種負擔。